Taller de Circuitos Integrados para Metrología del NIST
La metrología para sistemas electrónicos y de computación ha girado históricamente en torno a los sistemas de prueba de sobremesa y el sondeo a nivel de oblea de estructuras de prueba paramétricas para la construcción de modelos de dispositivos. Sin embargo, a medida que el ecosistema para el diseño de sistemas integrados ha madurado, han surgido sistemas más complejos para la medición y la autoprueba, como macros de prueba de nivel de matriz para transistores y dispositivos de memoria, el uso de osciladores de alta frecuencia integrados y fuentes para la medición de CA, y la fabricación de incluso sensores integrados para campos magnéticos o temperatura. Tales vehículos de prueba pueden mejorar drásticamente la sensibilidad, el ancho de banda y la escala de las mediciones y compensar las pérdidas parasitarias en el cableado tradicional y proporcionar información local y en tiempo real sobre las propiedades físicas más complejas de una estructura de prueba. Los sistemas de hardware para Inteligencia Artificial, especialmente aquellos basados en elementos neuromórficos o analógicos, requieren críticamente mediciones a escala para conectar el rendimiento de elementos de memoria individuales o neuronas con el rendimiento a nivel de sistema. Para otros prototipos sofisticados en investigación y desarrollo, como sistemas biológicos, superconductores o fotónicos integrados heterogéneamente o monolíticamente con semiconductores de fundición, los vehículos de prueba son esenciales para predecir el rendimiento del sistema final en funcionamiento.
REUNIÓN DEL GRUPO DE TRABAJO SOBRE LA PLATAFORMA ACELERADORA DE NANOTECNOLOGÍA
El día 2 incluye una reunión del grupo de trabajo para discutir el desarrollo de diseños no propietarios y de código abierto para la metrología de dispositivos electrónicos monolíticamente integrados con CMOS. Se necesitan contribuciones de diseñadores de circuitos, ingenieros de dispositivos, ingenieros de nanofabricación y científicos para desarrollar diseños y metodologías para el uso de estructuras de prueba paramétricas y prototipos de referencia para una diversidad de aplicaciones que incluyen, entre otras, dispositivos de memoria de 2 o 3 terminales, transistores de película delgada, materiales 2D, bioelectrónica, integración superconductora-semiconductora, plasmónica, electrónica de radiofrecuencia e inteligencia artificial. En última instancia, estos diseños se fabricarán y estarán disponibles en el nodo de proceso SKY130. Esta reunión incluirá una presentación introductoria seguida de una discusión abierta
OBJETIVOS DEL TALLER
El primer objetivo de este taller es discutir las estructuras de prueba paramétricas y los prototipos de sistemas a una escala cada vez mayor, desde monolíticamente integrados hasta empaquetados en un pequeño troquel, y el papel de la cadena de suministro de fundición de semiconductores para permitir la investigación en esta área utilizando diseños de circuitos integrados y chips para metrología. El segundo objetivo de este taller es convocar una reunión de grupo de trabajo de investigadores, científicos e ingenieros para trabajar hacia la creación de un conjunto de vehículos de prueba de código abierto no patentado para la integración monolítica en el back-end de línea con CMOS. Estos diseños estarían disponibles gratuitamente para su uso y referencia, pero, a través de una asociación público-privada adicional, también estarán disponibles en un factor de forma a escala de oblea que se obtendrá directamente de una fundición de semiconductores nacional de los Estados Unidos como banco de pruebas para la I + D de fabricación de semiconductores.
AGENDA Y BIOGRAFÍAS DE LOS ORADORES
Ver/Descargar Agenda AQUÍ
EVENTO VIRTUAL
Septiembre 20 – 21, 2022
Solo virtual
Registro
No hay tarifa para asistir a este taller.
Los asistentes recibirán el enlace para unirse el 19 de septiembre de 2022.
CONTACTO DE REGISTRO
Terri Viezbicke
terri.viezbicke@nist.gov
(303) 497-4044
CONTACTO TÉCNICO
Brian Hoskins
brian.hoskins@nist.gov
(301) 975-8244
Erik M. Secula
erik.secula@nist.gov
(301) 975-2050
Creado el 26 de julio de 2022, actualizado el 13 de septiembre de 2022